طراحی یک ضرب کننده ترتیبی با قابلیت تحمل پذیری خطا

در فرایند توسعه هر سیستم، قابلیت اطمینان آن، از جمله مهم ترین موضوعات به شمار رفته و نگرانی در زمینه اعتمادپذیری، از اجزای جدایی ناپذیر در طراحی های مهندسی محسوب می گردد. یک سیستم تحمل پذیر خطا در سطوح مقدماتی، توانایی تشخیص وقوع خطا و در مراحل بالاتر، توانایی تصحیح خطا و بازگرداندن سیستم به عملکرد عادی خود را خواهد داشت. استفاده از واحدهای محاسباتی تحمل پذیر خطا در پیاده سازی سیستم های ریزپردازنده ای، به ویژه در کاربردهای حیاتی و امنیتی از جمله پزشکی، نظامی و هسته ای، و نیز در مداراتی که با تکنولوژی هایی در مقیاس نانو پیاده سازی می شوند، اهمیت ویژه ای می یابد؛ زیرا با کاهش ابعاد قطعات، تاثیر عوامل خارجی نظیر تداخلات امواج الکترومغناطیس افزایش یافته و به دنبال آن احتمال وقوع خطا نیز افزایش خواهد یافت. از آنجا که ضرب کننده ها از اجزای اولیه و جدایی ناپذیر در هر سیستم دیجیتال محسوب شده و نقشی حیاتی در پردازش سیگنال های دیجیتال و کاربردهای مبتنی بر هوش مصنوعی دارند، لذا برخورداری از یک ضرب کننده تحمل پذیر خطا برای هر پردازنده امری ضروری محسوب می گردد. در طی سال های اخیر روش های متعددی جهت طراحی و پیاده سازی ضرب کننده ها ارائه شده است. تاخیر زیاد، سطح سیلیکون بالا، و توان مصرفی زیاد از جمله فاکتورهای قابل تامل در ضرب کننده ها محسوب می شود که محققان همواره تلاش کرده اند ضرب کننده هایی با حداقل معایب فوق را طراحی نمایند. از سوی دیگر اتلاف انرژی، به عنوان یکی از مسائل مهم در تکنولوژی های عصر کنونی به شمار می رود. در سال های اخیر، محاسبات برگشت پذیر به عنوان یک تکنولوژی نویدبخش ظهور کرده و در طراحی مدارهای کم توان کاربرد فراوان داشته است. بنابراین استفاده از منطق برگشت پذیر در طراحی های دیجیتال، سبب بهبود فاکتور توان مصرفی خواهد شد. لذا طراحی یک ضرب کننده ترتیبی برگشت پذیر با قابلیت تحمل پذیری خطا، هدف اصلی این پژوهش محسوب می گردد. این واحد محاسباتی در مقایسه با نمونه های موازی موجود، سطح سیلیکون کمتری را اشغال نموده و بدین ترتیب سبب بهبود فاکتور مساحت می گردد. بنابراین استفاده از این ضرب کننده در سیستم های تعبیه شده و قابل حمل، کارایی کل سیستم را بهبود خواهد بخشید.